Description

Ingénieur FPGA et SoC embarqué, expert en développement VHDL, vérification fonctionnelle et validation sur cible. Spécialisé dans les architectures Hardware/Software, aussi bien pour des systèmes complexes sur PC industriels en communication PCIe/DMA que pour des designs avancés intégrant des SoC Xilinx Zynq-7000 (intégration ARM + logique programmable).

J’accompagne mes clients sur l’ensemble du cycle de développement : définition d’architecture, implémentation, vérification, optimisation timing et résolution de problématiques critiques (CDC, latence, robustesse système).

Langues

Français
Bilingue ou natif
Anglais
Bilingue ou natif

Préférences en matière de lieu de travail

Accepte de travailler sur site

Strasbourg (jusqu’à 50 km), Paris (jusqu’à 15 km), Lyon (jusqu’à 10 km), Grenoble (jusqu’à 10 km)

ADDI-DATA GmbH,
Ingenieur Firmware
juillet 2023 - Aujourd'hui (2 ans et 11 mois)
Baden, BW, Germany
Proposition d'architecture pour communication Hardware/Software (Communication PCIe/PCI)
Intégration et implémentation hard IP (PCIe),
Implémentation Controller DMA, gestion d'interruption (MSI/Line based).
Interfacage du FPGA avec different chips (Flash memory, FPGA slave),
Maîtrise de la Configuration FPGA (AS & PS configuration)
Mise en place de plan de vérification & validation du FPGA selon spécification Développement et vérification virtuel VHDL (Quartus + Modelsim) + Débogage sur carte physique. (Analyse et résolution contrainte de timing)
Développement driver bas niveau en C pour l’interfaçage avec les périphériques PCIe.
projet client
Gestion GIT/SVN
FPGA VHDL Quartus Systèmes embarqués PCIE
MBDA
Vérification design FPGA
DÉFENSE & ARMÉE
juillet 2022 - juillet 2023 (1 an)
Le Plessis-Robinson, France
•Analyse et compréhension des exigences client.
•Élaboration d’un plan de vérification et de validation.
•Création de différents scénarios de test stimulant les entrées/sorties du design.
•Développement d’un banc de test virtuel sous ModelSim (Methodologie UVM).
•Mise en place de scripts permettant l’exécution de tests de non-régression et la détection automatique d’erreurs.
. Vérification avec un taux de couverture de code à 100%
•Rédaction d’un document de vérification traçant les tests réalisés et attestant de la conformité des exigences vérifiables.
Modelsim Vérification UVM banc de test automatisé
MBDA,
Conception et Vérification FPGA
juillet 2021 - juillet 2022 (1 an)
Bourges, France
•Analyse approfondie et compréhension complète de la spécification du protocole sécuritaire.
•Échanges techniques avec le client afin de clarifier et corriger certaines exigences jugées non pertinentes ou incohérentes vis-à-vis de la norme IEC.
•Élaboration d’une architecture répondant aux exigences fonctionnelles et sécuritaires.
•Conception en VHDL, analyse et justification des warnings générés lors de la synthèse et du Place & Route.
•Rédaction d’un document de conception détaillant les choix architecturaux retenus ainsi qu’une description complète de chaque module du design.